FPGA工程師是負責(zé)設(shè)計和測試邏輯系統(tǒng)方案及測試方案的專業(yè)人員。下面是FPGA工程師求職簡歷項目經(jīng)驗范文6篇，供大家參考。
范文1
項目名稱：xxSDR版本升級
項目周期：2021.12-2022.02(2個月)
參與角色：DSP工程師
所屬公司：xx科技有限公司
描述
已有版本代碼文檔的更新迭代。
職責(zé)
主要負責(zé)將已有不同版本的代碼從CEVA IDE V9V10遷移到V15V16，并調(diào)測驗證新版本的TRACE32工具,JBOX3工具以便適配代碼，CEVA LICENSE安裝測試，相關(guān)技術(shù)文檔更新等。
范文2
項目名稱：XXX項目SDR客戶授權(quán)
項目周期：2018.04-2019.12(1年8個月)
參與角色：DSP工程師
所屬公司：xx科技有限公司
描述
負責(zé)十幾家授權(quán)客戶的支持，培訓(xùn)，問題解決等。
職責(zé)
主要負責(zé)十幾家SDR授權(quán)客戶的RTOS API的使用指導(dǎo)，包括：任務(wù)管理，內(nèi)存管理，核間通信，中斷管理，調(diào)測管理，功耗控制等模塊；客戶DEMO開發(fā)或定制波形的相關(guān)需求開發(fā);對DSP側(cè)異常問題分析解決，代碼交付版本制作，技術(shù)文檔撰寫，客戶培訓(xùn)等。
范文3
項目名稱：X機載指標提升項目
項目周期：2019.02-2021.11(2年9個月)
參與角色：DSP工程師
所屬公司：xx理工雷科電子信息技術(shù)有限公司
描述
1、修改DBS、SAR成像matlab算法，仿真驗證及實際飛行數(shù)據(jù)驗證；
2、完成成像部分軟件修改方案；
3、完成SAR成像拼接、DBS成像信號處理軟件編寫調(diào)試，并與顯控軟件聯(lián)調(diào);
4、試驗場現(xiàn)場跟蹤保障成像拼接軟件功能，分析飛行數(shù)據(jù)并作相應(yīng)軟件修改。
職責(zé)
飛行試驗基本功能保證無問題，成像拼接正常。
范文4
項目名稱：xx高分辨率SAR實時處理器項目
項目周期：2018.07-2020.11(2年4個月)
參與角色：DSP算法工程師
所屬公司：xx理工雷科電子信息技術(shù)有限公司
描述
通過星上實時處理器，實現(xiàn)星上SAR多種工作模式的實時成像、幾何校正、水油船檢測。
職責(zé)
負責(zé)本項目中DSP部分算法代碼實現(xiàn)、DSP實現(xiàn)實時成像、幾何校正及拼接，相關(guān)文檔編寫
業(yè)績
與項目組成員一起基本完成項目主要功能，準備落焊固化，交付總體，獲得公司2021年優(yōu)秀項目團隊
范文5
項目名稱：x星上數(shù)據(jù)處理器項目
項目周期：2018.07-2020.11(2年4個月)
參與角色：DSP算法工程師
所屬公司：xx理工雷科電子信息技術(shù)有限公司
描述
實現(xiàn)星上SAR實時成像、熱點區(qū)域提取、幾何校正、水油檢測。
職責(zé)
項目中DSP處理部分算法驗證、實現(xiàn)與調(diào)試及相關(guān)文檔編寫。
業(yè)績
主要功能實現(xiàn)，星上工作中，負責(zé)本項目中DSP成像、幾何校正、拼接部分，根據(jù)項目完成情況，與項目組其他成員一起獲得公司2019年優(yōu)秀項目團隊。
范文6
項目名稱：xx光學(xué)衛(wèi)星成像檢測項目
項目周期：2021.03-2021.10(7個月)
參與角色：DSP算法工程師
所屬公司：xx理工雷科電子信息技術(shù)有限公司
描述
在光學(xué)鏡頭成像基礎(chǔ)上實現(xiàn)實時目標檢測，并將結(jié)果發(fā)送至快視軟件
職責(zé)
1、根據(jù)需求編寫DSP處理部分需求分析及概要設(shè)計技術(shù)方案；
2、DSP負責(zé)部分目標檢測程序的編寫與調(diào)試；
3、協(xié)調(diào)FPGA軟件交互調(diào)試；
業(yè)績
實現(xiàn)所需檢測功能，并轉(zhuǎn)交重慶團隊后續(xù)維護
